Les applications de Big Data, telles que l'apprentissage automatique et l'intelligence artificielle, nécessitent l'accès à un ensemble de données important pour nourrir l'algorithme ou le réseau neuronal. Il est donc nécessaire de transférer toutes les données requises par l'application vers le processeur. Le transfert de volumes importants de données sur un réseau est long, coûteux et monopolise la bande passante du réseau. Cette approche n'est ni durable ni optimale.

La cause principale réside dans l'architecture informatique actuelle de von Neumann, utilisée pendant plus de 30 ans. Dans ce modèle, le reste du système informatique gravite autour du processeur (appelé « architecture informatique générale »). L'une des solutions proposées consiste à placer la mémoire au centre de l'architecture informatique pour obtenir une architecture informatique axée sur la mémoire. Cependant, la mise en œuvre est complexe puisque tous les systèmes d'exploitation et applications actuels sont basés sur l'ordinateur de von Neumann. Plusieurs processeurs, utilisant un important pool de mémoire, doivent mettre en œuvre la cohérence du cache pour éviter que deux d’entre eux ne tentent d'accéder au même emplacement de la mémoire ou de le réécrire. Le passage à un traitement hautement parallèle a entraîné des progrès au niveau de l'accès de plusieurs cœurs au cache et à la cohérence de la mémoire, toutefois l'espace mémoire utilisé est relativement restreint. Le fait d’étendre la mémoire partagée à de multiples To de données complique encore davantage le changement d'architecture. Nos recherches visent à mieux comprendre les conditions nécessaires à la transition vers une architecture centrée sur la mémoire.

L’unité centrale, la mémoire vive statique et la mémoire vive dynamique (DRAM) utilisent actuellement deux technologies de mémoire différentes. Les deux mémoires sont volatiles, ce qui signifie que les données stockées seront perdues en cas de panne ou de coupure de courant. Une nouvelle classe de mémoire (mémoire persistante ou mémoire de classe de stockage, SCM) est en cours de développement, elle est non volatile, c'est-à-dire que les données ne disparaissent pas en cas de coupure de courant.

La mémoire située à proximité du processeur requiert un temps d'accès rapide ou une latence proche de la vitesse de l'horloge du processeur, pour être utilisée comme mémoire cache du processeur. La latence des appareils de stockage de données de type SSD et disque dur est trop lente pour être utilisée. Différencier la mémoire du stockage est essentiel lorsqu'on aborde ce sujet (ici, la mémoire fait référence à l'adressage mémoire en bits utilisé pour les registres et le cache auxquels le processeur accède, tandis que le stockage fait référence aux appareils utilisant des systèmes pour organiser et stocker des données, et sans adressage en bits).

Certains modèles de mémoire non volatile à faible latence peuvent rivaliser avec la mémoire vive dynamique : on les appelle MRAM (Magnetoresistive Random Access Memory) ou STT-MRAM (Spin Transfer Torque Magnetoresistive Random Access Memory). Les autres technologies qui se situent entre la mémoire vive dynamique et la technologie SSD en matière de latence sont la mémoire à changement de phase (PCM) et la mémoire ReRAM (Resistive Random Access Memory). Western Digital a fait des recherches sur la mémoire non volatile pendant plusieurs années, allant d’études sur les matériaux de base (y compris la physique et la conception des cellules) à la fabrication et aux essais de réseaux de cellules de mémoire. Tous ces efforts porteront leurs fruits lorsqu'un produit issu de ces travaux sera lancé sur ce marché émergent. Ces trois domaines constituent l'aspect « matériel » de cette technologie. D'autres recherches ciblent les conséquences « logicielles » de la transition vers la mémoire non volatile.

Les programmeurs de logiciels créent des logiciels depuis des années à l'aide de mémoires vives dynamiques et statiques volatiles. Par conséquent, les lignes de code en tiennent compte. Que se passera-t-il si la mémoire vive dynamique est remplacée par une mémoire non volatile persistante ? De plus, si de la mémoire est ajoutée à l'ordinateur ou au serveur dont la latence est proche de celle de la mémoire vive dynamique, comment cette nouvelle SCM (mémoire de classe de stockage) serait-elle utilisée ? Quels changements devraient être apportés au noyau et au système d'exploitation ? Quel impact cela aurait-il sur le segment SaaS (stockage en tant que service) de l'industrie ? Quel impact cela aurait-il sur le segment de la restauration après sinistre ? En réalité, chaque segment de la hiérarchie logicielle devra examiner l'impact de ce changement sur ses produits et services. Les changements ne se produisent pas du jour au lendemain. Lors du passage à la mémoire non volatile, la voie ne sera pas clairement balisée avant un certain temps, nécessitant ainsi d’envisager la rétrocompatibilité. Les entreprises pourront également choisir de proposer des produits basés sur la nouvelle configuration mémoire du système informatique afin de profiter rapidement de la mémoire non volatile. L'adoption de la nouveauté aura-t-elle d'abord un impact sur les fournisseurs de cloud ? Les centres de données des entreprises seront-ils les premiers à ouvrir la voie ?

Compte tenu du nombre d'inconnues associées à cette transformation, quelle est la marche à suivre ? Si vous prenez du recul et réfléchissez à la mémoire persistante, vous constaterez qu'elle a le potentiel pour devenir l'une des technologies les plus révolutionnaires de l'industrie, et qu'elle peut avoir un impact sur l'utilisation que nous faisons quotidiennement de nos appareils. Changer toute une industrie prendra du temps, il faudra travailler avec des groupes de standardisation, la communauté open source et les entreprises qui utilisent du code « fermé ».

Les activités centrées sur la mémoire de Western Digital nécessitent une compréhension des cas d'utilisation qui bénéficieraient d'une architecture centrée sur la mémoire. Le cas d'utilisation que nous avons choisi est celui de l'apprentissage automatique. L'apprentissage automatique et l'intelligence artificielle font de plus en plus partie de notre vie quotidienne et continueront de se développer et de jouer un rôle dans de nombreux aspects de notre vie. Western Digital travaille sur des projets d'ingénierie qui étudient l'utilisation de l'apprentissage automatique & de l'intelligence artificielle dans nos produits et processus, toutefois le bureau du directeur de la technologie concentre ses efforts sur les besoins futurs dans ces deux disciplines. Les deux principaux domaines étudiés par le bureau du directeur de la technologie sont ceux des accélérateurs et des algorithmes, qui ne cessent d'évoluer.

Les accélérateurs spécialement conçus sont particulièrement utiles pour les applications d'apprentissage automatique & d'intelligence artificielle. Un accélérateur est conçu pour une application spécifique dont la micro-architecture et le jeu d'instructions ne contiennent que les éléments nécessaires pour les applications d'apprentissage automatique. Ainsi, les accélérateurs sont adaptés à une fonction et réduisent considérablement le temps nécessaire au traitement d'un grand ensemble de données. Les accélérateurs illustrent la façon dont les puces spécialisées améliorent le calcul générique traditionnel pour réduire le temps et la consommation d'énergie nécessaires aux applications d'apprentissage automatique. Des études ont révélé une amélioration potentielle — x10 ou plus — de l'énergie consommée et de la vitesse de traitement, en comparant les modèles de processeurs standard aux modèles optimisés pour une charge de travail donnée. Les applications utilisant l'apprentissage automatique & l'intelligence artificielle sont actuellement en plein essor, créant des opportunités pour les accélérateurs spécialement conçus pour ces applications gourmandes en données.

Pourquoi Western Digital, historiquement une entreprise de stockage de données, lance-t-elle cette initiative et investit-elle dans l’architecture
RISC-V ?

En voici les raisons. Tout d’abord, le modèle open source, démontré par le succès de Linux, dispose désormais d’une plate-forme matérielle au sein de la Fondation RISC-V afin d’ouvrir la voie à la prochaine génération d’innovations. Ensuite, la configurabilité offerte par RISC-V est inégalée.  En s’appuyant sur la flexibilité et la collaboration ouverte offerte par l’architecture RISC-V, Western Digital est en mesure de créer des processeurs spécialement conçus pour les applications centrées sur les données.  La quasi-totalité des produits Western Digital est dotée d’un coeur de traitement inclus. Nous utilisons actuellement un milliard de coeurs chaque année dans nos produits et nous nous engageons publiquement à convertir nos coeurs de processeur en RISC-V. Nous travaillons non seulement à incorporer les coeurs RISC-V dans nos produits, mais également à développer l'écosystème compatible où les données sont la ressource clé pour stimuler davantage l'innovation.