Las aplicaciones de Big Data, como el Aprendizaje automático y la Inteligencia artificial, requieren acceso a un conjunto de datos de gran tamaño para el entrenamiento de algoritmos o redes neuronales. Esto crea la necesidad de transferir todos los datos que la aplicación requiere al procesador. La transferencia de grandes cantidades de datos a través de una red requiere tiempo, dinero y ocupa el ancho de banda de la red. Por lo tanto, este no es un enfoque óptimo o sostenible.

La causa raíz reside en la arquitectura informática actual de von Neumann, que se ha seguido durante más de 30 años. En este modelo, el resto del sistema informático gira en torno al procesador (lo que se denomina “arquitectura informática general”). Una de las soluciones propuestas es convertir la memoria en el foco de atención de la arquitectura informática: arquitectura informática centrada en la memoria. Sin embargo, la implementación es compleja, ya que todos los sistemas operativos y las aplicaciones actuales se basan en la arquitectura de von Neumann. Los procesadores múltiples, que utilizan un gran depósito de memoria, necesitan implementar la coherencia de caché para evitar que dos procesadores intenten acceder a una ubicación de memoria que otro procesador pueda necesitar, o bien que intenten reescribir en ella. La transferencia al procesamiento altamente paralelo ha generado algunos avances en múltiples núcleos que acceden a la coherencia y al caché de memoria, pero estos han utilizado un espacio de la memoria relativamente pequeño. La expansión de la memoria compartida a varios TB de datos añade una mayor complejidad al cambio de arquitectura. Nuestras investigaciones están dirigidas a comprender qué se necesitará para la transición a una arquitectura centrada en la memoria.

Actualmente, se utilizan dos tecnologías de memoria diferentes como la memoria a la que accede la CPU: la memoria SRAM y la memoria DRAM. Ambas son volátiles, lo cual significa que lo datos almacenados se perderán cuando haya una falla en el suministro eléctrico o cuando se apague. Se está desarrollando una nueva clase de memoria (memoria persistente o de clase de almacenamiento, SCM) que es no volátil, es decir, que no desaparece cuando hay un problema con la energía

La memoria ubicada cerca de la CPU necesita un tiempo de acceso rápido, o una latencia parecida a la velocidad del reloj de la CPU, para que se pueda utilizar como memoria caché de la CPU. La latencia de los dispositivos de almacenamiento de datos tanto en discos duros como en discos de estado sólido es demasiado lenta para utilizarse. Poder diferenciar la memoria del almacenamiento es fundamental al momento de hablar sobre este tema (aquí, memoria se refiere a la memoria direccionable por bits que se utiliza para los registros y la memoria caché a la que accede la CPU, mientras que almacenamiento hace referencia a los dispositivos que utilizan sistemas para organizar y almacenar datos y no es direccionable por bits).

Algunos diseños de memoria no volátil con baja latencia pueden competir con la memoria DRAM: estos se llaman memoria de acceso aleatorio magnetorresistiva (Magnetoresistive Random Access Memory, MRAM) o memoria magnetorresistiva por par de transferencia de espín de acceso aleatorio (Spin Transfer Torque Magnetoresistive Random Access Memory, STT-MRAM). Otras tecnologías que se encuentran entre la memoria DRAM y los discos de estado sólido respecto de la latencia son la memoria de cambio de fase (Phase Change Memory, PCM) o la memoria de acceso aleatorio resistiva (Resistive Random Access Memory, ReRAM). Western Digital ha investigado la memoria no volátil durante varios años, desde la investigación de materiales básicos (incluidos el diseño y la física de la celda) hasta la fabricación de arreglos de celdas de memoria y su posterior prueba. Todas estas iniciativas se combinarán cuando un producto se lance a este mercado emergente. Estas tres áreas son el lado “hardware” de esta tecnología. Otra investigación tiene como objetivo las implicancias del “software” de la transición a la memoria no volátil.

Los programadores de software han desarrollado sistemas de software durante años con memorias volátiles DRAM y SRAM, por lo que existen muchas disposiciones en el código para lidiar con este hecho. ¿Qué ocurrirá si se reemplaza la memoria DRAM por una memoria no volátil persistente? Asimismo, si se añade una memoria a la computadora o al servidor que sea parecida a la memoria DRAM en latencia, ¿cómo se utilizaría esta nueva memoria de clase de almacenamiento (Storage Class Memory, SCM)? ¿Qué cambios tendrían que realizarse en el sistema operativo y el núcleo? ¿Cómo afecta esto al segmento de almacenamiento como servicio (Storage as a Service, SaaS) de la industria? ¿De qué manera repercute esto en el segmento de recuperación ante desastres? En realidad, cada segmento de la jerarquía de software tendrá que evaluar cómo afectará este cambio a sus productos y servicios. Los cambios no ocurren de la noche a la mañana, por lo que habrá un período durante la transformación a la memoria no volátil en el que el camino será confuso y se deberá considerar la compatibilidad con versiones anteriores. De forma alternativa, las empresas pueden optar por ofrecer productos basados en la nueva configuración de memoria del sistema informático para sacar provecho rápidamente de la memoria no volátil. ¿La adopción del cambio afectará primero a los proveedores de la nube o a los centros de datos empresariales?

Con la cantidad de incógnitas asociadas a esta transformación, ¿cómo se hace para abordarla? Si se aparta y piensa en la memoria persistente, esta tiene el potencial de ser una de las tecnologías más disruptivas que se ha introducido en la industria, además del potencial para afectar nuestra interacción diaria con nuestros dispositivos. Cambiar una industria entera llevará tiempo, trabajar con los grupos de estandarización, trabajar con la comunidad de código abierto, trabajar con empresas con código cerrado.

Las actividades centradas en la memoria de Western Digital requieren una comprensión de los casos de uso que se beneficiarían de una arquitectura centrada en la memoria. El caso de uso que hemos elegido es el Aprendizaje automático (AA). El Aprendizaje automático y la Inteligencia artificial (IA) se están convirtiendo rápidamente en una parte de nuestra vida cotidiana, y se espera que continúen desarrollándose y desempeñando un papel en muchos aspectos de nuestra vida. Western Digital en verdad cuenta con proyectos de ingeniería en los que se investiga el uso del AA y de la IA en nuestros productos y procesos, pero las iniciativas del Departamento de Dirección de Tecnología apuntan a las necesidades del AA y de la IA en el futuro. Dos áreas principales impulsadas por el Departamento de Dirección de Tecnología son los aceleradores y los algoritmos, los cuales continúan evolucionando.

Los aceleradores especialmente diseñados son en particular útiles para las aplicaciones de AA e IA. Un acelerador se diseña para una aplicación específica en la que el conjunto de instrucciones y la microarquitectura se limitan solo a lo que se necesita para las aplicaciones de AA. Debido a esto, los aceleradores corresponden a funciones específicas y reducen considerablemente el tiempo que se necesita para procesar un conjunto de datos de gran tamaño. Los aceleradores son un ejemplo de cómo los chips especializados aumentan las CPU de informática general tradicional para reducir tanto los requisitos de tiempo como de energía de las aplicaciones de AA. En diversos estudios, se ha demostrado un potencial de mejora en velocidad de procesamiento y energía de aproximadamente 10 veces o más al momento de comparar los diseños estándares de CPU con los diseños optimizados para una carga de trabajo específica. Actualmente, las aplicaciones que utilizan AA e IA están aumentando rápidamente, lo cual crea oportunidades para los aceleradores diseñados específicamente para esas aplicaciones con uso intensivo de datos.

¿Por qué Western Digital, históricamente una empresa de almacenamiento de datos, decide lanzar esta iniciativa e invertir en
RISC-V?

Tiene algunas razones. Para comenzar, el modelo de código abierto, avalado por el éxito de Linux, ahora cuenta con una plataforma de hardware en la fundación RISC-V para dar rienda suelta a la próxima generación de innovación. Otra de las razones es que RISC-V brinda opciones de configuración sin precedentes.  Al aprovechar la flexibilidad y la colaboración abierta de RISC-V, Western Digital puede crear procesadores especialmente diseñados para aplicaciones centradas en datos.  Casi todos los productos de Western Digital cuentan con algún tipo de núcleo de procesamiento. En la actualidad, utilizamos mil millones de núcleos cada año en nuestros productos, y estamos comprometidos públicamente con la transición de nuestros núcleos de procesador a RISC-V. Mientras trabajamos para incorporar los núcleos RISC-V en nuestros productos, también trabajamos en el desarrollo del ecosistema compatible, donde los datos son el recurso clave para impulsar la próxima generación de innovación.